Почему типов команд обработки процессоров может быть больше чем три?

Относительную адресацию забыл еще )))

rustler2000: можете прям на пальцах объяснить, я не совсем понимаю это(

abduraxman2: на пальцах можно попробовать )))
Если грубо - у проца есть сигналы /RW /WR и ША и ШД (грубо - потому что шина может быть мульциплексированная и есть доп сигналы для "защелкивания" адреса и данных; или вместо /RW /WR четыре битак команды как у SD/DDR). ARM такой. Моторолы древние если мне память не изменяет.
У таких процов запись\чтение в память не отличается от записи\чтения в порт - ибо это разраб устройства определяет как он дешифровывает шину и по каким адресам у него память а по каким IO (GPIO, порт принтера и тп).
Есть процы у которых помимо /RW /WR есть еще два сигнала - /MEM и /IO - x86 и Z80 из того что вот сразу в память попадает. Там вот - в таких инструкции доступа в память и порты различаются и соответсвенно в зависимости от инструкции /MEM и /IO выставляются - ```mov [bp], ax``` vs ```out [bp], ax```.

Ну а по второму - так это просто как эти древние недостатки обходятся лет 30 (если не больше) - фиксировання длинна и слишком большая -> убираем фикисрованную длинну и наиболее ходовые операции ставим в наиболее короткие коды
потеря одного операнда -> используем три операнда
слишком длинная команда -> используем относительную (регистр + смещение) или не прямую адресацию (адрес не в команде а в регистре)
низкое быстродействие изза доступа к памяти -> кэшируем, если грубо

Собственно изза того что те "недостаки" можно обойти, они и становятся не точными и ошибочными.